المحتوى هنا ينقصه الاستشهاد بمصادر، أي معلومات غير موثقة يمكن التشكيك بها وإزالتها.

منطق ترانزستور ترانزستور

من ويكيبيديا، الموسوعة الحرة
اذهب إلى: تصفح، ‏ ابحث
اقتراح حذف
هذه المقالة مرشحة للحذف بناء على سياسة الحذف. علما بأنه تم طلب نقاش الحذف للمرة الأولى ولذلك يمكن تحسينها وإصلاحها.
للمزيد من التفاصيل وإبداء رأيك في الحذف الرجاء الاطلاع على نقاش الحذف لهذه الصفحة. علما أنه بإمكانك تحسين المقالة لتدارك أسباب الحذف لكن لا تفرغ الصفحة، ولا تمسح هذا الوسم قبل الانتهاء من نقاش الحذف. (وسم هذا القالب منذ: ديسمبر 2016)
Question book-new.svg
المحتوى هنا ينقصه الاستشهاد بمصادر. يرجى إيراد مصادر موثوق بها. أي معلومات غير موثقة يمكن التشكيك بها وإزالتها. (فبراير 2016)
Simplified schematic of a two-input TTL ،NAND gate.
Standard TTL NAND, one of four in 7400

منطق ترانزستور ترانزستور (بالإنجليزية: TTL- Transistor Transistor Logic) وهي أحدى العائلات المنطقية الأكثر أستخداما وتتضمن عدة عائلات فرعية هي:

  • العائلة القياسية Standered TTL
  • العائلة المنخفضة القدرة Low power TTL
  • العائلة عالية السرع TTL High speed TTL
  • عائلة Shottky clamped TTL
  • عائلة الشوتكى مخفضة القدرة Low power Shottky

العائلة القياسية Standered TTL[عدل]

الشكل التالى يوضح دارة بوابة NAND منفذة بتقنية عائلة TTL القياسية - لمن أراد الشرح بالتفصيل فليحاول فهمها بنفسه أولا ثم يطرح علينا أفكاره قبل طلب الشرح المفصل :

- تعمل الدارة بتغذية مصدر قدرة +5 فولت - هذه الدارة لها زمن تأخير 10 نانو ثانية - الفقد في القدرة للبوابة = 10 مللى وات - أقصى تردد للعمل هو 35 ميجا هرتز.

العائلة منخفضة القدرة Low power TTL[عدل]

ودارة نفس البوابة (NAND) في هذه العائلة (المنخفضة القدرة) مشابهة لمثيلتها في العائلة السابقة (العائلة القياسية) ولكنها مختلفة في عدم وجود الثنائى CR1 كما أن قيم المقاومات بها مختلفة وهي كالتالى : R1=40K R2=20K R3=12K R4=500 ويكون ناتجا من هذا الاختلاف أن التيار المار أقل وفقد القدرة أقل. وهذه العائلة الفرعية لها زمن تأخير 33 نانو ثانية، والفقد في القدرة للبوابة هو 1 مللى واط وأقصى تردد هو 3 ميجا هرتز.

العائلة العالية السرعة High Speed TTL[عدل]

وتم بناء هذه العائلة بإضافة زوج دارلينجتون Darlington - Q3/Q4 وتقليل قيم المقاومات مما يسرع الانتقال من حالة منطقية إلى أخرى. وفى هذه العائلة الفرعية لها زمن تأخير = 6 نانو ثانية وقدرة مفقودة بمقدار 022و0 وات في البوابة الواحدة وأقصى تردد يمكن العمل عليه هو 50 ميجا هرتز.

عائلة الربط بالشوتكى SCHOTTKY-Clamped TTL[عدل]

وهي أخر العائلات الفرعية (تحت الTTL) ظهورا وهي أسرع من أى عائلة TTL أخرى وتختلف هذه العائلة الفرعية عن أى عائلة أخرى في الTTL في أنها تستخدم ترانزستور معدل حيث توصل قاعدة الترانزستور بمجمعه عن طريق موحد شوتكى (كما هو موضح بالشكل) ويعمل الدايود على تحويل تيار القاعدة عندما يكون الترانزستور في حالة غلق الدائرة ON، وذلك حتى يمنعه من تخزين الشحنات التي تبطئ من سرعته عندما يتحول من الحالة ON إلى حالة فتح الدائرة OFF. وهذا يسرع الأداء العام للدارة مما يعطي للبوابة زمن انتقال يساوى 3 نانو ثانية ومعدل استهلاك للقدرة = 19 مللى واط وأقصى تردد يمكن العمل عليه هو 125 ميجا هرتز.

اقرأ أيضا[عدل]